⑩ 日本国特許庁(JP)

⑩ 特許出願公開

@ 公 開 特 許 公 報 (A) 昭60 - 148163

@Int_Cl.' 識別記号 庁内整理番号 @公開 昭和60年(1985) 8月5日 H 01 L 27/10 6655-5F G 11 C 11/34 1 0 1 8320-5B H 01 L 29/78 8422-5F 審査請求 未請求 発明の数 1 (全5頁)

公発明の名称 半導体記憶装置

②特 願 昭59-3427

②出 顧 昭59(1984)1月13日

砂発 明 者 三 谷 真 一郎 小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

创出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫 外1名

明 細 看

発明の名称 半導体配億装置

停許請求の範囲

- 1. 絶録基板の表面ないしその一部に設けた凹穴内にわたって再結晶ポリシリコン膜を形成し、とのポリシリコン膜の上層に絶縁腱を介して形成したゲート部材と前記絶録基板上の再結晶ポリシリコン膜とでMOSFETを構成する一方、前記凹穴内に延設した再結晶ポリシリコン膜と更にこの内部に充填した電極部材とでキャパシタを構成した間配MOSFETとキャパシタとでメモリ索子を構成したことを特徴とする半導体記憶接置。
- 2. ゲート部材および電極部材をポリシリコンで 形成してなる特許請求の範囲第1項記載の半導体 記憶時間。
- 3. 凹穴は平面および断面形状を方形又は長方形とし、その内面に沿って再結晶ポリシリコン腹を形成し、その中央空間に電極部材を充填させてなる特許請求の範囲第1項又は第2項記載の半導体配像装置。

発明の詳細な説明

(技術分野)

本発明は高集積化および信頼性の向上を図った D-RAM (Dynamic Random Access Memory) 構成の半導体配憶装置に関するものである。

〔背景技術〕

従来の半導体記憶装置、特にMOSFET(MOS図電界効果トランジスタ)とキャバンタとをメモリ素子としてなるD-RAMでは、前記MOSFETやキャパシタをジリコン等の半導体基板の主面上に拡散技術を用いて形成した構成が殆んとであるが、この構成では高集積化および信頼性の点で改良すべき余地が残されている。

即ち、半導体基板上に形成されたMOSFET やキャパンタ等は基板に投射されたα線によって 生起されるエレクトロンの影響を受けてそのポテ ンシャルが変化され易く、これによりメモリ内容 が変動されるという所額ソフトエラーが発生する。

一方、データ線を構成する不純物層は逆導電型 の基板やその他チャンネルストッパ等に直接接触 しているためその容量(接合容量)が大きくなる。また、逆にキャパシタにあっては素子面積の制約から容量(蓄積容量)の増大には限度がある。これらのことから、メモリ動作が不安定になり配憶装置としての信頼性が低下する。特に、このような現象は案子寸法を小さくすればそれだけキャパシタ容量の低下が生じて更に顕著なものとなり易く、したがって高集積化を達成することが難かしい原因ともなっている。

(発明の目的)

本発明の目的はソフトエラーを防止する一方でデータ線容量を低減しかつキャバシタ容量を面積増加することなく増大し、これによりメモリ動作の安定を図って信頼性を向上すると共にメモリ祭子寸法の低減を可能にして高級環化を達成することのできる半導体配憶装置を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細管の記述および添付図面からあき らかになるであろう。

〔発明の概要〕

6と、この再結晶シリコン膜4上にSiO. 等の絶 繰膜7を介してポリシリコンにて形成したゲート 電極8とで構成している。そして、前配ソース・ ドレイン領域5,6の一方をデータ線として構成 し、ゲート電板8をワード線として構成している。 また、キャパシタ3は、凹穴9の内面に沿って延 設した再結晶シリコン膜4と、この上側にSiO, 等の誘電体膜10を介してかつ前記凹穴9内に充 換されるように散けたポリシリコンからなるキャ パシタ電極11とで構成している。そして、これ らMOSFET2,キャパシタ3は夫々一対とな ってD-RAMメモリ素子を構成し、複数個の各 案子は再結晶シリコン膜 4 を酸化したフィールド 敵化膜12によって互に絶録分離している。その 上で、PSG等の層間絶縁膜13を形成し、更に その上にデータ配線14をAB材にて延設し、コ ンタクトホール15を通して前記データ線6K接 続している。

次に以上の構成の記憶装置の製造方法を第4図(A)~口により説明する。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりであ

すなわち、絶縁基板上に形成した再結晶ポリシリコンでMOSFETを構成すると共に、この絶縁基板に設けた凹穴内にキャパシタを三次元に構成することにより、ソフトエラーを防止すると共にデータ級容量を低波し、かつ一方ではキャパシタを低面積大容量とし、これにより高集積かつ高信頼性の半導体配位装置が得られる。

〔寒热例〕

第1図ないし第3図は本発明の一実施例のD-RAM構成のメモリ案子を示し、第2図、第3図は大々第1図の『』線、『』線断面図である。図示のようにこのメモリ案子はSiO』等の絶縁基板1上にトランスファゲートとしてのMOSFET2を形成する一方、絶縁基板1上に設けた凹穴(海)内に三次元構成のキャパシタ3を形成している。前記MOSFET2は再結晶シリコン誕4に不純物をドーブさせたソース・ドレイン領域5,

先ず、同図(A)のようにSIO:の絶縁基板1上面の必要箇所に平面および断面形状が略方形の凹穴は例えば選択エッチング法により形成でき、好ましくはSIO: 膜をセマク法により形成でき、好ましくはSIO: 膜をセマクとしたCCO。ガスによるRIE(反応性イオンクリ法を使用すれば垂直な内壁面をイーブンのボリシリコンを例えば4000Åの厚さにデポジンとがリシリコンを例えば4000Åの厚さにデポジンとにより再結晶シリコン膜4を形成できる。具体的にはレーザを服射することにより、単結晶又は単結晶に近いシリコン膜が得られる。膜厚が薄いのでより単結晶にし思い。

次に、同図(B)のように、前配再結晶シリコン談4を選択酸化法(LOCOS法)により部分酸化してフィールド酸化膜(SiO:膜)12を形成し、これにより活性領域を面成する。同時に活性領域の表面には薄いSiO:膜10を形成する。このとき、再結晶ポリシリコン膜4にはB(ポロン)を

イオン打込みし、しきい値($V_{
m th}$)調整を行なっておく。

次いで、同図(C)のように全面にリンを導入する ととにより低抵抗化したポリシリコンをデポジションし前配凹穴9内に充填させた上でこれを選択 エッチングする。これによりキャパシタ電極11 が構成され、前配SiO1膜10を透電体膜として 前配再結晶シリコン膜4との間にキャパシタ3を 構成する。その後、表面にSiO1絶縁膜7を形成 しておく。

次に、同図回のように全面にポリシリコンをデポジションしかつこれを選択エッチングしてゲート電極8を形成する。その上で、As(ヒ素)やP(リン)等をイオン打込みし、ゲート電極8を低抵抗化すると共に再結晶シリコン膜4内にソース・ドレイン領域5,6を形成してMOSFET2を構成する。しかる上で、PSGをデポジションして層間絶縁膜13を形成し、更にコンタクトホール15を穿散した上でA&配線層をデータ配線14としてパターン形成することにより前配第

1 図ないし第3図のメモリ素子が完成される。

〔効果〕

- (1) MOSFETおよびキャパンタを絶縁基板上 に形成しているので、ソフトエラーを防止することができる。
- (2) MOSFETの一部としてのデータ線を絶縁

基板上に形成しているのでデータ線容量を低波で きる。

- (3) キャパシタを絶縁基板に形成した凹穴内に三 次元的に形成しているので、平面面積を小さくし てもキャパシタ面積を大きくでき、蓄積容量を大 きくできる。
- (4) 前記(4)~(3)により、安定なメモリ動作を得る ことができ、信頼性を向上することができる。
- (5) 前配(3)により、キャパシダの占有平面面積を 低減でき、メモリ素子の歓細化を図って高集積化 を達成できる。

以上本発明者によってなされた発明を実施例にもとづき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で超々変更可能であることはいうまでもない。たとえば、MOSFETやキャパンタの平面パターン形状や断面形状、更にはその製造方法等は適宜に変更することができる。

再結晶シリコン腹はMOSFETとして働く部 分のみに形成してもよく、フィールド絶数膜とな る部分、キャパシタとなる部分は多結晶のままで もよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明をD-RAM構成の半導体配像装置のメモリ素子に適用した場合について説明したが、それに限定されるものではなく、たとえばMOSFETやキャバンタを必要とする周辺回路用の案子にも適用することができる。

図面の簡単な説明

第1図は本発明の一実施例の平面図。

第2図は第1図の『『線断面図、


第3図は第1図の11般断面図、


第4図以~即は製造工程を説明するための第2 図に対応する断面図である。


1… 絶録基板、2 … MOS FET、3 … キャパ シタ、4 … 再結晶ポリシリコン膜、5 . 6 … ソー ス・ドレイン領域、1 … 絶縁膜、8 … ゲート電極、 9 … 凹穴、10 … 勝電膜、11 … ポリシリコン、 12 … フィールド酸化膜、13 … 届聞絶縁膜、14












特爾昭60-148163(5)



PAT-NO:

JP360148163A

DOCUMENT-IDENTIFIER: JP 60148163 A

TITLE:

SEMICONDUCTOR MEMORY DEVICE

PUBN-DATE:

August 5, 1985

INVENTOR - INFORMATION:

NAME

MITANI, SHINICHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO: JP59003427

APPL-DATE:

January 13, 1984

INT-CL (IPC): H01L027/10, G11C011/34, H01L029/78

US-CL-CURRENT: 257/304, 257/E27.092

ABSTRACT:

PURPOSE: To prevent a soft error while reducing data-line capacitance by constituting a MOSFET by recrystallized polysilicon while a capacitor is constituted in a recessed hole formed to an insulating substrate in three dimensions.

CONSTITUTION: A MOSFET2 as a transfer gate is formed on an insulating substrate 1 while capacitors 3 having three-dimensional constitution are shaped in recessed holes 9 formed on the insulating substrate 1. The capacitor 3 is constituted by a recrystallized silicon film 4 extended

along the inner surface of the recessed hole 9 and a capacitor electrode 11, which is shaped on the upper side of the film 4 through a dielectric film 10 and so as to be filled in the recessed hole 9 and consists of polysilicon. The MOSFET2 and the capacitors 3 are paired severally, and constitute dynamic random access memory elements.

COPYRIGHT: (C) 1985, JPO&Japio